2025 IEEE ISSCC 学术会议日程公布,三星将介绍 4XX 层 3D NAND

业界
2024
11/27
10:49
IT之家
分享
评论

11 月 27 日消息,ISSCC 官网现已公布 2025 IEEE ISSCC 国际固态电路会议的日程,该会议将于明年 2 月 16 日~20 日在美国加州旧金山举行。

包括英特尔 CEO 帕特・基辛格、三星电子 DS 部存储器业务负责人李祯培在内的四位业内人士将在 17 日的全体会议上发表演讲。帕特・基辛格将介绍 AI 领域各层级的一系列技术,李祯培则将聚焦各类 AI 存储器及其发展。

在具体会议日程中,SRAM、非易失性存储与 DRAM 专题均在 2 月 19 日举行

其中台积电将介绍存储密度达38.1 Mb / mm2 的 2nm Nanosheet 制程 SRAM,英特尔也将展示采用 BSPDN 背面供电设计的 Intel 18A RibbonFET 工艺高密度 SRAM。

而在非易失性存储与 DRAM 领域,各主题内容如下:

三星电子将带来 28Gb / mm2 密度的 4XX 层堆叠 1Tb 容量 3D TLC NAND,该闪存采用晶圆键合技术,I/O 引脚速率达 5.6Gb/s(对应 5600MT/s),结合IT之家此前报道预计对应第 10 代 V-NAND。

铠侠-西部数据联盟将介绍 I/O 引脚速率 4.8Gb/s 的 1Tb3D TLC NAND,该产品读取操作能效提升了 29%。

在 GDDR7 方面,三星电子将介绍 42.5Gbps 的 24Gb 产品,应对应今年 10 月宣布成功开发的型号。

三星电子还将展出第 5 代 10nm 级(1bnm、12nm 级)工艺的超高速 16GbLPDDR5-Ultra-Pro DRAM,这一产品的 I/O 引脚速率达 12.7Gb/s,较已量产的 10.7Gb/s 进一步提升。

而 SK 海力士则将带来 75MB/s 编程吞吐量的 321 层(V9)2Tb QLC NAND,这一堆叠数量和单元结构的闪存此前已在今年 8 月的 FMS 2024 展会上亮相。

SK 海力士还将同铠侠一同介绍双方合作开发的新型 64Gb DDR4 STT-MRAM,该存储器件结合了交叉点存储和磁隧道节结构。

【来源:IT之家

THE END
广告、内容合作请点击这里 寻求合作
三星电子
免责声明:本文系转载,版权归原作者所有;旨在传递信息,不代表 的观点和立场。

相关热点

10 月 22 日消息,韩媒 The Elec 当地时间昨日报道称,在三星电子负责半导体业务的设备解决方案(DS)部面临先进制程竞争力不强、HBM 内存向大客户交付迟缓两大危机的背景下,大批 DS 部门员工纷纷考虑跳...
业界
10 月 21 日消息,据央视财经报道,由于集团整体业绩未达预期,韩国三星电子最近启动了业务架构的调整,其中半导体部门决定全面退出发光二极管(LED)业务。
业界
10 月 10 日消息,据韩媒 ZDNET Korea 当地时间今日报道,行业消息称三星电子因向大客户英伟达供应 HBM3E 内存出现延迟,将 2025 年底的 HBM 产能预估下调至每月 17 万片晶圆。
业界
7 月 23 日消息,韩媒 The Elec 本月 17 日报道称,三星电子预计于明年推出的 2nm 先进制程将较现有 3nm 工艺增加 30% 以上的 EUV 曝光层数,达“20~30 的中后半段”。
业界
7 月 18 日消息,韩媒 ZDNet Korea 报道称,三星电子正积极开发 LLW DRAM 内存,为苹果 Vision Pro 后的下一代头显订单做好准备。
业界

相关推荐

1
3
Baidu
map